



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 01143962 A

(43) Date of publication of application: 06.06.89

(51) Int. Cl.

G01P 15/12

(21) Application number: 62302176

(22) Date of filing: 30.11.87

(71) Applicant: FUJIKURA LTD

(72) Inventor: HASHIMOTO HIROKAZU

(54) SEMICONDUCTOR ACCELERATION SENSOR


(57) Abstract:

PURPOSE: To decrease the number of manufacturing processes and to obtain an inexpensive sensor whose sensitivity is uniform by providing a groove for reaching the vicinity of the other face from one face of a semiconductor single crystal substrate, and also, traversing the substrate, and forming a conductive member along both side faces of the groove, respectively.

CONSTITUTION: On the left side part of an Si substrate 6, a groove 7 for traversing the substrate 6 in the direction (211) is formed. The groove 7 is formed by etching extending from the upper face of the substrate 6 to the vicinity of the lower face. By supporting (fixing) the left side part of the substrate 6 from this groove 7, this part becomes a supporting part 8, and the right side part from the groove 7 becomes an overlap part 9. Also, the connecting part of the supporting part 8 and the overlap part 9 becomes a beam part 10. On both walls of the groove 7, a diffusion layer 11a having conductivity is formed, and to each diffusion layer 11a, an electrode 12 is connected. In this state, when acceleration works on the overlap part 9 in the direction as indicated with an arrow D, the overlap part 9 bends in accordance with magnitude of the acceleration. In accordance therewith, a distance

between the diffusion layers 11a increases, and the capacitance between them decreases. A variation of this capacitance is detected by a detecting circuit and the acceleration corresponding to said capacitance value is displayed.

COPYRIGHT: (C)1989 JPNOLipin



⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

平1-143962

⑬ Int.Cl.

G 01 P 15/12

識別記号

庁内整理番号

6818-2F

⑭ 公開 平成1年(1989)6月6日

審査請求 未請求 発明の数 1 (全4頁)

⑮ 発明の名称 半導体加速度センサ

⑯ 特 願 昭62-302176

⑰ 出 願 昭62(1987)11月30日

⑱ 発 明 者 橋 本 廣 和 東京都江東区木場1丁目5番1号 藤倉電線株式会社内
 ⑲ 出 願 人 藤倉電線株式会社 東京都江東区木場1丁目5番1号
 ⑳ 代 理 人 井理士 丞資 正武 外2名

引 細 書

1. 発明の名称

半導体加速度センサ

2. 特許請求の範囲

半導体加速度センサの一方の面から他方の面付近に至り該基板を横断する洞と、前記洞の両壁面に沿って舌状形成される第1,2の導電層とを具備し、前記洞により分けられた前記基板の一方の部分を固定部とするときに他方の部分を振動部とし、この他方の部分の曲がりに応じて前記第1,2の導電層間の静電容量が変化することを特徴とする半導体加速度センサ。

3. 発明の詳細な説明

〔従来上の利用分野〕

この発明は、自動車、工業計測等各種の分野において適用される半導体加速度センサに係わり、特に、生産性の向上等を図ることができる半導体加速度センサに関する。

〔従来技術〕

第4図は従来の半導体加速度センサの構成を示す平面図、第5図は第4図のB-B線断面図である。

第4図において、1は半導体材料基板(以下、S1基板と称する)であり、n型シリコンウエハを用いて、これから方形状に形成したものである。S1基板1には平面“C”字状の切欠部2a,2bが上下に方向して設けられている。1a,1aは、各々電極であり、切欠部2a,2bによって幅狭く形成されている。第5図に示すように、電極1a,1aの先端には断面台形状の重り部3bが形成されている。第5図に示す、3は重り部1bの先端に形成された上部電極部、4はS1基板1の表面に取り付けられた方形状のガラス電極であり、その上面には上述した上部電極部3と方向させた下部電極部5が形成されている。上述した上部電極部3および下部電極部5は各々示すための電極端子が設けられており、図示せぬ線引出線に接続されている。

このように構成された半導体加速度センサにおいて、第5図に示すように、矢印C方向から重り

部1に加速度が作用すると、この作用方向へ加速度の大きさに応じて張り部1bが曲がる。これにより、電極3,5間の距離が短くなり静電容量が増加する。この静電容量が検出回路にて計測され、静電容量値に応じた加速度が表示される。

【発明が解決しようとする課題点】

ところで、上述した従来の半導体加速度センサにあっては、その製造工程において次のような問題があった。

- ① センサの断面を描くために、S1基板の加工において、張り部1a,1bの厚さ t と、上取電極3と下取電極5の距離 $2t$ をそれぞれ一定に形成する必要があるが、これを行うための製法が難しい。張り部の断面に於ける上取電極に対する電極を設けるために、ガラスを貼ると、この上面に下取電極を形成する必要があり工程数が多くなる。
- ② S1基板とガラス基板とを接合する工程での収縮合わせが難しい。
- ③ 製造工程において歩留りが低く、歩留りが低い。

併間の静電容量が変化化する。

【実施例】

以下、図面を参照してこの発明の実施例について説明する。

第1図はこの発明の一実施例の構成を示す平面図、第2図は第1図のA-A線矢視図である。

この図において、6はS1基板であり、サイドマスクを有しない、格差方位が(110)面の、2型シリコンウエハを用いて、これから長方形状に形成したものである。このS1基板6の図面左側部分には、(211)方向に両基板8を接合する溝7が形成されている。すなわち、第2図に示すようにS1基板6の上側から凹部4に達するまでエッチングによって形成されたものである。この場合、S1基板8は溝7を形成し、この溝7から両基板8の図面左側部分を支持(固定)すること、この左側部分が支持部8となり、溝7から右側部分が張り部9となる。そして、支持部8と張り部9との接合部分、すなわち、溝7を形成することによって両張り部9が接合された部分が張り部10となる。

この発明は、上述した事情に鑑みてなされたもので、上述した①-③に示す各問題が生じることのない半導体加速度センサを提供することを目的としている。

【問題点を解決するための手段】

上述した問題点を解決するために、本発明によれば、半導体基板両基板の一方の面から他方の面両方に張り部を形成する部と、前記溝の両側面に於て各々形成される部1,2の導電部材とを具備し、前記溝により分けられた前記基板の一方の部分と前記部とを正対するとともに他方の部分を調節自在とし、この他方の部分の曲がりに対して前記部1,2の導電部材間の静電容量が変化することを特徴とする。

【作用】

本発明の構成によれば、半導体基板両基板の他方の部分に加速度が作用すると、両部分に加速度の作用した方向へ該加速度の大きさに応じて曲がる。そして、該部分が曲がると、溝の両側間の距離が増加し、両導電部材に於て形成された導電部

第2図に示す、11,11は溝7の両壁に形成された導電部材を有する電極部、12,12は電極部、11,11に接合された電極である。

このように構成された半導体加速度センサにおいて、第2図に示すように、張り部9に加速度が作用し方向に作用すると、この作用方向へ加速度の大きさに応じて張り部9が曲がる。そして、この曲がりによって電極部11,11間の距離が増加し、この間の静電容量が増加する。この場合は、静電容量が減少する。そして、静電容量の変化が図示された検出回路によって検出され両基板8に於いた加速度が表示される。

次に、第3図を参照して上述した実施例の製造工程について説明する。

- ① まず、第3図(4)に示すように、S1基板8の上下面各々にS10,膜14,15を形成する。このS10,膜14,15の形成後、両基板8を酸化性雰囲気中で熱処理することにより行なわれる。
- ② 次に、S10,膜14,15を形成した後、第

特開平1-143962 (3)

3図(ロ)に示すように、フォトリソグラフィにより、第1図(ロ)の図14にエッチングパターン16を形成する。この場合、エッチングパターン16の方向をS1基板6の(211)方向(第1図参照)に配置する。

図14で、エッチングパターン16を形成した後、第3図(ハ)に示すように、エッチングパターン16からKOH溶液、BPF等の異方性エッチャントを用いてS1基板6の上面から出部付近に至るまでエッチングを行ない溝7を形成する。この場合、溝7の断面形状は(111)面になっている。図14で、溝7を形成した後、第3図(ニ)に示すように、フォトリソグラフィによって溝7の両側部分のS10、図14に放散層パターン17、17を形成する。

図14で、放散層パターン17、17を形成した後、S1基板6を放散層内に配置し、1000〜1200度の雰囲気中において放散層パターン17、17からボロン(ほう素)を供給し、第3図(ホ)に示す8型の放散層11を形成する。そして、放散層11

S1基板6の上面側からのエッチングのみでセンサの作製が可能となり、また従来技術のように電極を形成したガラス台座やこれをS1基板に張り合わせる工程が不要となる。

なお、上記各図例において、結晶方位(110)面のロ1基板を用いたのは、溝7の形成にKOH、BPF等の異方性エッチャントを用いたためである。これらのエッチャントでエッチング処理すると、エッチングレートが低い(111)面が露れてくることが知られており、従来例のようにサイドエッチャのないう1基板に垂直な壁を形成する場合には、(110)面やエハを用い、溝を形成するためのパターンや方向を(211)方向に配置すれば、先に説明した第3図(ト)に示すように、2度目のエッチングの際にも露出面は(111)面のためエッチングされず、放散層を分離するための断面のみがエッチング処理されることになる。また、上述した第3図(ト)におけるエッチングに際して、エッチャント剤としてR1E(リアクティブ酸素エッチャント)を用いることにより、S1基板の結晶方位

を形成した後、図3(ホ)に示すようにS1基板6を酸化性雰囲気中で熱処理を行うことによって、放散層11の表面にS10、図18を形成する。

図14で、放散層11の表面に形成したS10、図18のうち、第3図(ヘ)に示すように、溝7内の部分を除去する。これにより、溝7の両側にS10、図18、18が形成される。

図14で、溝7内を図3で示したエッチング剤を用いて放散層11が分離するまで溝7をさらに深く削り取る。これにより、第3図(ト)に示すように、二つに分断した放散層11a、11aが形成される。

図14で、放散層11a、11aを形成した後、第3図(チ)に示すように、S10、図18a、18a各々に、フォトリソグラフィによってコンタクトホール19a、19aを形成する。そして、コンタクトホールの形成後、第3図に示すように溝7の中央部分に図3に示す12、12を形成する。

以上の工程により、半導体加速センサが作製される。また、上記した工程から明らかなように、

に制約がなくなる。

また、上記実施例においては、1つの溝7を形成した例について説明したが、この溝は複数形成しても良い。

(発明の効果)

以上説明したようにこの発明によれば、半導体加速センサの一方の面から他方の面付近に至る溝を形成する溝と、前記溝の両壁面に沿って各々形成される第1、2の導電層材とを具備し、前記溝により分けられた前記基板の一方の部分を固定部とするとともに他方の部分を検出部とし、この他方の部分の面が裏面に前記第1、2の導電層間の静電容量が変化するようにしたので、センサの精度は溝の深さのみで決まることになり、この深さの制御を行うのみで感度が揃ったセンサを得ることができ、また、S1基板のみであるので、従来技術のようにガラス台座等に電極を形成する工程が必要なく、またS1基板とガラス台座等を接合する必要がない。また、S1基板の一方の面から他方の面付近までのエッチングのみ

で配線が形成されることと、上述したように工数
 が増加することから装置の製造が少なくなる。し
 たがって、配線の配った実装がセンサが得られる。

4. 図面の簡単な説明

第1図はこの発明の一実施例の構成を示す平面
 図、第2図は第1図のA-A線矢視図、第3図はこ
 の発明による半導体製造センサの製造工程の一
 を示す図、第4図は従来の半導体製造センサの
 構成を示す平面図、第5図は第4図のB-B線矢
 視図である。


6 半導体製造品基板(9:基板)、

7 ……溝、


11, 11' ……配線層(導電膜)。

出願人 株式会社日立製作所


第4図




第5図



第1図



第2図



第3図

